MIPS
Con el nombre de MIPS (siglas de Microprocessor without Interlocked Pipeline Stages) se conoce a toda una familia de microprocesadores de arquitectura RISC desarrollados por MIPS Technologies.
La familia de procesadores MIPS hizo su aparicion a mediados de los años ochenta. Desde entonces se han comercializado diversos procesadores de esta familia que se caracterizan por ser procesadores sencillos y potentes de tipo RISC. El primer procesador de la familia fue el MIPS R2000 que aparecio en 1985. Desde entonces han aparecido distintos modelos tanto de 32 como de 64 bits. En 1999, MIPS formalizo dos modelos de arquitectura: MIPS32 para 32 bits y MIPS64 para 64 bits.
En la actualidad muchos dispositivos empotrados utilizan procesadores MIPS. Ademas, estos procesadores han tenido mucho exito en la industria de las consolas de juegos (Ningento 64, Sony PlayStation, Sony PlayStation 2 y Sony PSP).
Historia
En 1981, un equipo liderado por John L. Hennessy en la Universidad de Stanford comenzó a trabajar en lo que se convertiría en el primer procesador MIPS. La idea básica era mejorar drásticamente el rendimiento mediante el uso de la segmentación, una técnica que ya era entonces muy conocida pero también difícil de implementar. Su funcionamiento puede resumirse en que la ejecución de una instrucción es dividida en varias etapas, comenzando la "etapa 1" de una instrucción antes de que haya finalizado la ejecución de la instrucción anterior. En contraste, los diseños tradicionales esperaban la finalización por completo de una instrucción antes de pasar a la siguiente, de modo que grandes áreas de la CPU permanecían inactivas mientras el proceso continuaba. Además, la frecuencia de reloj de toda la CPU venía dictada por la latencia del ciclo completo, en lugar de por el llamado camino crítico, latencia de la etapa de segmentación que más tarda en completarse.
Otra de las grandes barreras a superar por la segmentación era la necesidad de introducir bloqueos para poder asegurarse de que las instrucciones que necesitan varios ciclos de reloj para completarse dejan de cargar datos desde los registros de segmentación. Estos bloqueos pueden durar cantidades de tiempo considerables, y suponían una gran barrera a mejoras de velocidad posteriores. Por ello, uno de los principales aspectos del diseño del MIPS fue el marcarse como objetivo que todas las subfases (incluyendo el acceso a memoria) de todas las instrucciones tardasen un único ciclo en completarse, dejando así de ser necesarios los bloqueos, y permitiendo un rendimiento de un solo ciclo.
Aunque esta idea de diseño eliminó numerosas instrucciones útiles, destacando el hecho de que la multiplicación y la división necesitarían varias instrucciones, en conjunto se sabía que el rendimiento general del sistema sería drásticamente mejorado al poder funcionar los chips a frecuencias mucho mayores. Este ascenso de la velocidad sería difícil con la intervención de los bloqueos, pues el tiempo necesario es función del tamaño del chip y de la frecuencia de reloj: añadir el hardware necesario para evitarlos reduciría notablemente la velocidad del sistema.
La eliminación de estas instrucciones se convirtió en un tema polémico. Muchos observadores afirmaron que ese diseño (y los procesadores RISC en general) nunca superaría sus ambiciosas expectativas ("Si uno sencillamente sustituye la instrucción compleja de multiplicación por una simple serie de sumas, ¿dónde se produce el incremento de velocidad?"). Este análisis tan simplista ignoraba el hecho de que la velocidad del diseño residía en la segmentación, no en las instrucciones.
En 1984 Hennessy se convenció del futuro potencial comercial del diseño, dejando Stanford para formar MIPS Computer Systems. La empresa presentó su primer diseño, el R2000, en 1985, siendo mejorado con el R3000 de 1988. Estas CPU's de 32 bits fueron la base de la compañía durante los 80, y fueron empleadas principalmente en algunas series de workstations de SGI. Estos diseños comerciales se diferenciaron de los de investigación académica de Stanford en aspectos como la implementación de la mayoría de los bloqueos con hardware y el proporcionar instrucciones completas para la multiplicación y la división, entre otros.
En 1991 MIPS presentó su primer procesador de 64 bits, el R4000. Sin embargo, MIPS tuvo dificultades financieras en su lanzamiento al mercado. El diseño era tan importante para SGI, entonces uno de los pocos grandes clientes de MIPS, que en 1992 compró sin recelo alguno la compañía para evitar que se perdiera el diseño. Como subsidiaria de SGI, la compañía pasó a llamarse MIPS Technologies.
A principios de los 90 MIPS comenzó a otorgar licencias de sus diseños a terceros. Esto probó con justo éxito la simplicidad del núcleo, algo que le permitía ser empleado en numerosas aplicaciones que anteriormente utilizaban diseños CISC mucho menos capaces y de precio y número de puertas similares (comentar que ambas magnitudes están estrechamente relacionadas; el precio de una CPU está generalmente relacionado con el número de puertas y pins externos). Sun Microsystems intentó subirse al carro otorgando licencias de su núcleo SPARC, pero ni llegó a rozar el éxito del MIPS. A finales de los 90 MIPS tenía un caballo de batalla en los procesadores integrados, y en 1997 fue entregado el procesador MIPS 48 millones, convirtiéndose en la primera CPU RISC en desbancar a la famosa familia 68k de Motorola. La familia MIPS tuvo tanto éxito que SGI relanzó a MIPS Technologies en 1998. Más de la mitad de los ingresos de MIPS actualmente proceden de las concesiones de licencias, mientras que gran parte del resto procede de contratos de diseño de núcleos para ser fabricados por terceros.
En 1999 MIPS consolidó su sistema de licencias alrededor de dos diseños básicos, el MIPS32 de 32 bits y el MIPS64 de 64 bits. NEC, Toshiba y SiByte (posteriormente adquirida por Broadcom) obtuvieron licencias para el MIPS64 tan pronto como este procesador fue anunciado; a estas empresas les siguieron otras como Philips, LSI Logic e IDT. Los éxitos se sucedieron, y actualmente los núcleos MIPS son uno de los pesos pesados del mercado de dispositivos como los ordenadores de mano o decodificadores y sintonizadoras de TV. Un indicio de su éxito es el hecho de que Freescale (filial de Motorola) utilice procesadores MIPS en sus aparatos, en lugar de otros propios basados en el PowerPC.
Desde que la arquitectura MIPS es licenciable, ha atraído a numerosas compañías jóvenes a lo largo de los años. Una de las primeras nuevas compañías en diseñar procesadores MIPS fue Quantum Effect Devices. El equipo de diseño de MIPS encargado del R4300 fundó SandCraft, que diseñó el R5432 para NEC y posteriormente el SR7100, uno de los primeros procesadores basados en ejecución fuera de orden para sistemas embebidos. El equipo original de diseño del DEC StrongARM finalmente se dividió en dos compañías MIPS: SiByte, fabricante del SB-1250, uno de los primeros sistemas de chip único de alto rendimiento basados en el MIPS; y Alchemy Semiconductor (más tarde comprada por AMD), que fabricaba el sistema de chip único Au-1000 para aplicaciones poco exigentes. Lexra utilizó arquitectura pseudo-MIPS y añadió extensiones DSP para el mercado de los chips de audio y soporte multithreading para el mercado de redes. Debido a que Lexra no era concesionaria de ninguna licencia MIPS, dos pleitos fueron abiertos entre ambas empresas. El primero se resolvió rápidamente al prometer Lexra no seguir anunciando sus procesadores como MIPS-compatibles. El segundo fue largo y dañó los intereses de ambas compañías, terminando con la concesión por parte de MIPS de una licencia gratuita a Lexra, así como el pago de una gran cantidad de dinero.
La arquitectura MIPS32
MIPS32 es un modelo de arquitectura implementado por diversos modelos de procesador. Un procesador conforme a la arquitectura MIPS32 esta formado por un procesador principal y puede tener hasta cuatro coprocesadores:
- El coprocesador 0 ofrece funcionalidades de apoyo al sistema de memoria asi como a la gestion de excepciones.
- El coprocesador 1 esta reservado para la unidad de coma flotando (FPU o floating point unit).
- Los coprocesadores 2 y 3 estan reservados para extensiones especificas.
El simulador spim ofrece una implementacion parcial del coprocesador 0, asi como la implementacion del coprocesador 1, dejando sin implementar los coprocesadores 2 y 3.
Banco de registros
La arquitectura MIPS32 define un banco de registros generales de 32 registros de 4 bytes. De ellos, uno es un registro de solo lectura que mantiene siempre el valor cero, y el resto son registros de lectura y escritura. El listado completo de registros puede consultar el Apendice A. Los convenios de programacion MIPS asignan usos especificos a cada uno de ellos. Estos son los siguientes.
- El registro $zero tiene cableado el valor numerico cero.
- Los registros $a0, $a1, $a2, $a3 se utilizan para pasar parametros a subrutinas. No se garantiza que sus valores se preserven entre llamadas.
- Los registros $v0 y $v1 se utilizan para devolver valores de subrutinas.
- El registro $ra contiene la direccion de retorno y se utiliza para volver despues de una llamada a subrutina.
- Los registros $s0, $s1, $s2, $s3, $s4, $s5, $s6 y $s7 son registros salvados. Esto quiere decir que si una subrutina modifica su valor, debe guardar su valor anterior y restaurarlo posteriormente.
- Los registros $t0, $t1, $t2, $t3, $t4, $t5, $t6, $t7, $t8 y $t9 son registros temporales. Es decir, no hay garantia de que una subrutina no vaya a modificar su valor.
- El registro $gp contiene el puntero global.
- Los registros $k0 y $k1 estan reservados para s uso por el nucleo del sistema operativo.
Existen dos formas de hacer referencia a un registro, por su nombre simbolico o por su numero de registro. De este modo el registro $a0 tambien puede referenciarse como registro $4. No obstante, a la hora de escribir un programa en ensamblador, se prefiere el uso de nombres simbolicos.
Ademas de los registros generales, existen tres registros especiales de 32 bits.
- pc. Es el registro contador de programa, que almacena la direccion de la siguiente instruccion a ejecutar.
- hi y lo. Son un par de registros que almacenan el resultado de operaciones de multiplicacion o division que generan resultados de 64 bits. En el registro hi se almacena la parte alta del resultado y en el registro lo se almacena la parte baja.
Modelo de memoria.
Un aspecto importante en cualquier procesador con un ancho de palabra superior a 1 byte es el ordenamiento de los bytes dentro de una palabra. Dicho ordenamiento puede tomar dos alternativas: big endian o little endian. La figura muestra las diferencias entre los dos tipos de ordenamiento.
El simulador spim no usa el ordenamiento real del procesador MIPS. En vez de ellos, y por motivos de implementacion, toma el ordenamiento de la maquina en la que se ejecuta.
En cuanto al direccionamiento de la memoria, este se realiza por bytes. Esto quiere decir que las direcciones de memoria de dos palabras consecutivas estaran separadas en 4 unidades (ya que las palabras son de 4 bytes). No obstante, debe tenerse en cuenta que la mayor parte de las instrucciones que acceden a memoria lo hacen de forma alineada, por lo que la direccion a la que se accede debe ser multiplo de 4.
Las direcciones validas de un proceso van desde la direccion 0x00400000 hasta la direccion 0x7fffefff.
Las direcciones inferiores y superiores a este rango quedan reservadas para el nucleo del sistema operativo. Esto incluye una region de 4 MB en la parte inferior y los 2 GB superiores de la memoria.
Tal y como puede observarse en la siguiente figura, el espacio de memoria utilizable por un programa de usuario es algo menor de 2 GB.
Instrucciones del MIPS
El conjunto de instrucciones permite realizar instrucciones de carga y almacenamiento desde y hacia memoria, tiene capacidad de desarrollar programas que resuelven problemas aritmeticos y logicos, y ofrece la posibilidad de controlar el flujo de la ejecucion del programa mediante instrucciones de comparaciones y salto. En este ultimo caso dispone de instrucciones de salto tanto condicional como incondicional. Una breve clasificacion seria:
- Instrucciones aritmeticas.
- Instrucciones logicas.
- Instrucciones de salto incondicional.
Todas las instrucciones del MIPS R2000 tienen el mismo tamaño (32 bits). Se pueden clasificar en funcion de los elementos que utilizan. Cada uno de los componentes que utiliza la instruccion se debe especificar en una serie de bits. Los distintos tipos de instrucciones constan de diferentes tamaños para los espacios reservados para esos bits es decir, utilizan diferentes formatos para codificar sus campos.
En el caso del MIPS R2000 se distinguen tres tipos de formatos de instruccion:
- Formato R o tipo registro.
- Formato I o de tipo inmediato.
- Formato J o de salto incondicional.
